Simulatie is een belangrijk onderdeel bij het programmeren van een FPGA-applicatie. Zolang de toepassing uit slechts een paar poortjes bestaat, is het niet zo moeilijk om tot een goed werkend ontwerp te komen. Maar dat wordt anders wanneer de chip bijna volledig gebruikt wordt voor een toepassing geschreven in een hardware description language (HDL). In de chip kijken is niet goed mogelijk en simuleren is eigenlijk de enige oplossing. In dit artikel gaan we kijken hoe we het ontwerp uit de vorige aflevering kunnen simuleren.