In dit tweede deel komt de hardware van een 7000S-CPLD van Altera aan de beurt. Daarna kunnen we de programmering voor de digitale toerenteller uit de doeken doen.
De nu volgende beschrijving van de hardware kan de uitgebreide documentatie op de website van Altera niet vervangen en dat is ook niet nodig. We hebben de uitleg alleen maar nodig om te verklaren wat er allemaal binnen in de chip gebeurt.
De kleinste eenheid van een CPLD is de macrocel, een flipflop met bijbehorende logica. Deze logica kan wel 36 ingangssignalen aan die tegelijkertijd ook nog eens als true en complement (dus niet-geïnverteerd en geïnverteerd) worden aangeboden. Deze signalen worden vervolgens op AND-poorten aangesloten (product-term). Elke macrocel kan tot vijf van deze producttermen OR-en (middels een OR-poort). Als er meer dan vijf OR-termen nodig zijn, dan is het mogelijk om de poorten van een naburige of andere macrocel te gebruiken. Het resultaat van deze logische bewerkingen wordt (eventueel nog via een exclusive-OR-poort, een XOR-poort) aan de ingang van de flipflop aangesloten. De flipflop kan uitgevoerd worden als een D-, T-, JK- of SR-flipflop. Als uitsluitend combinatorische logica nodig is, dan wordt de FF overbrugd.