Cinque, de RISCy Arduino

5 juli 2017, 09:38
Cinque, de RISCy Arduino. Afbeelding beschikbaar gesteld door LinuxGizmodos
Cinque, de RISCy Arduino. Afbeelding beschikbaar gesteld door LinuxGizmodos
Open source hardware ontmoet open source instructieset architectuur met de aankondiging van de Arduino Cinque van SiFive: een nieuw Arduino-ontwikkelboard dat werkt met de RISC-V ISA (Instruction Set Architecture).

SiFive kwam eind 2016 met de HiFive1, die $59 kostte, en nu is er de Cinque, hun tweede RISC-V-ontwikkelboard.

Op de Maker Faire Bay Area waren in mei alleen enkele prototypen van de Arduino Cinque te zien. De kaart is gedacht voor SiFive’s customizable SoC Freedom E310, dat is afgeleid van de E31 CPU Coreplex met zijn 32-bits RV32IMAC-kern. Men zegt dat Freedom E310 claims de snelste microcontroller op de markt is, met een klokfrequentie tot 320 MHz.

De Arduino Cinque zal ook ingebouwde WiFi- en Bluetooth-mogelijkheden hebben dankzij een efficiënte*, low-power Espressif ESP32 WiFi/Bluetooth-chip.

In telegramstijl... De voorlopige specificaties van Cinque.
Freedom E310: E310 CPU Coreplex (32-bits RV32IMAC-kern); 320 MHz klokfrequentie; 16 KB L1 Instruction Cache; 16KB Data SRAM Scratchpad; hardware multiply/divide; debugmodule; eenmalig programmeerbaar niet-vluchtig geheugen (OTP); on-chip oscillatoren en PLLS; UART, QSPI, PWM en timer-periferie; low-power standby modus; RV32IMAC-specificaties; RV32I Base Integer Instruction Set, Versie 2.0; “M” standaarduitbreiding voor vermenigvuldigen en delen, Versie 2.0; “A” standaarduitbreiding voor Atomic instructies, Versie 2.0; “C” standaarduitbreiding voor Compressed instructies, Versie 1.9; RISC-V Privileged ISA-Specificatie, Versie 1.9.1; RISC-V External Debug Support, Versie 0.11.

De RISC-V Foundation heeft zich actief ingezet voor het verbreiden van het idee en de voordelen van de open source ISA door het organiseren van workshops, deelname aan conferenties en samenwerking met universiteiten en industrie. De Foundation heeft ook samengewerkt met onderzoekers van Princeton University die fouten in het ISA ontwerp aan het licht brachten. Het probleem trad op als de RISC-V zware rekentoepassingen uitvoerde: er werd dan niet voldaan aan de regels voor de geheugenvolgorde. De groep presenteerde haar bevindingen afgelopen april op de 22e ACM International Conference on Architectural Support for Programming Languages and Operating Systems.
 
Reacties worden ingeladen...
gerelateerde items