Op 15 april 2026 organiseert Elektor een online conferentie over het gebruik van de RISC-V standaard instructiesetarchitectuur (ISA). Dankzij de open, modulaire en zeer aanpasbare aanpak wordt deze architectuur steeds belangrijker in embedded systemen en microcontrollers. De organisatoren nodigen nu RISC-V-experts uit om zich aan te melden voor de conferentie met boeiende presentatievoorstellen. De call for presentations is open tot 16 januari.

Het event “RISC-V – Open Architectuur voor Embedded, AI en Automotive” is bedoeld voor embedded systemen ingenieurs, hardware ontwerpingenieurs, firmware- en softwareontwikkelaars, automotive en mobiliteit ingenieurs, professionals uit de halfgeleiderindustrie, wetenschappelijk onderzoekers en studenten. De conferentie biedt expertise, trends en praktische ervaringsverhalen voor deze doelgroepen.

Call for Presentations: Wat Zoeken We?

We zoeken presentaties die zijn afgestemd op het doelpubliek en onderwerpen behandelen zoals de volgende:
 
  • RISC-V ISA en uitbreidingen: Overzicht van de basis-ISA (RV32I, RV64I) en optionele uitbreidingen (M, A, F, vector, matrix en beveiligingsuitbreidingen)
  • Gebruikersgedefinieerde instructies en domeinspecifieke architecturen (DSA): Hoe bedrijven hun eigen instructiesets kunnen ontwikkelen voor automotive, AI of IoT
  • Trends in modulaire ontwerpen en de impact op prestaties en schaalbaarheid
  • Open-source chipontwerp en Europese halfgeleiderstrategie: De rol van RISC-V in initiatieven zoals Chips JU en de EU Chips Act
  • Firmware-ontwikkeling voor RISC-V: Gebruik van C/C++ en Rust, debugging, virtueel prototypen en open-source RTOS (zoals Zephyr, RT-Thread)
  • Software porteren en optimalisatie: strategieën voor migratie van ARM/x86 naar RISC-V, inclusief compiler intrinsics en geheugentoewijzingen
  • Cybersecurity en veiligheid voor automotive en IoT: hardware beveiligingsfuncties (zoals CHERI-uitbreidingen), secure boot en functionele veiligheid volgens ISO 26262
  • Softwaregedefinieerd voertuig en E/E-architecturen: Gebruik van RISC-V in zonale en gecentraliseerde voertuigarchitecturen
  • Cyber Resilience Act en SBOM: Regelgevingseisen en best practices voor naleving
  • ADAS en autonome systemen: RISC-V-gebaseerde oplossingen voor real-time en veiligheid-kritische toepassingen
  • Matrix- en vectoruitbreidingen voor AI: Versnelling van neurale netwerken en ML-workloads op RISC-V
  • Open educatieve bronnen en FPGA-prototyping: Praktische benaderingen voor onderwijs en onderzoek
  • Het belang van open standaarden voor Europa en wereldwijde toeleveringsketens
  • Businesscases en licentiemodellen: Hoe RISC-V de kostenstructuur en innovatie versnelt

De geplande presentatieduur is 45 minuten. Geaccepteerde inzendingen worden gevolgd door een Q&A-sessie van 15 minuten. Het definitieve programma wordt begin februari verwacht. Tickets voor de online conferentie zijn dan te koop.