Snellere FFT door slimme routering

8 augustus 2017, 10:24
Carl Ingemarsson, doctoraalstudent Computer Engineering aan de Linköping University.
Carl Ingemarsson, doctoraalstudent Computer Engineering aan de Linköping University.
Onderzoekers aan de Linköping University in Zweden hebben een optimalisatieproces ontwikkeld waarmee de verwerkingssnelheid van een standaardalgoritme in een FPGA kan worden vervijfvoudigd.

Bij snelle real-time signaalverwerkingstoepassingen is vaak een Fast Fourier Transform-algoritme nodig om de discrete Fouriertransformatie van een signaal uit te rekenen. Dit kan zowel in software als in hardware worden geïmplementeerd. Voor de snelheid is implementatie in hardware beter, omdat het dan gemakkelijker is om veel van de verwerkingstaken parallel te laten uitvoeren.

De hardware zal meestal bestaan uit een FPGA. Onderzoeker Carl Ingemarsson legt uit: “Normaal gesproken kies je een algoritme dat het gewenste rekenwerk kan uitvoeren en dan bouw je de structuur, de architectuur, op met behulp van de noodzakelijke blokken. Daarna wordt het ontwerp overgedragen naar de FPGA. Maar wij hebben ook gekeken naar de structuur van het systeem, de routes die de signalen volgen en wat er met die signalen gebeurt in de chip. Daarna hebben we de architectuur en de mapping naar de chip aangepast met behulp van onze analyse.” Dankzij het optimaliseren van de signaalwegen in de FPGA kon hij de klokfrequentie van de chip opvoeren tot 450 MHz, dat is vijf maal zo snel als bij een normale FFT-implementatie.  

Volgens het persbericht wil Carl ook, samen met zijn vrouw, een microbrouwerij opzetten. Als zijn proefschrift eindelijk wordt gepresenteerd hoopt hij dit samen met zijn vrienden te kunnen vieren onder het genot van zijn zelfgebrouwen bier. We juichen zijn inspanningen van harte toe!
Reacties worden ingeladen...
gerelateerde items